Waveshare CoreEP2C8 EP2C8Q208C8N EP2C8 ALTERA Cyclone II CPLD и FPGA макетная основная плата с полным IO

FPGA основная плата, имеет чип ALTERA Cyclone II EP2C8Q208C8N на борту Обзор

CoreEP2C8-это основная плата FPGA, которая оснащена устройством EP2C8Q208C8N на борту, поддерживает дальнейшее расширение.

Бортовое последовательное устройство конфигурации EPCS16SI8N Интегрированная Базовая схема FPGA, такая как часы Встроенная кнопка nCONFIG, кнопка сброса, 4 светодиода Все порты ввода/вывода доступны на контактных заголовках Бортовой JTAG отладка/программирование интерфейс 2,0 мм шаговый шаг, подходит для подключения к вашей системе приложений

---

Что на борту

EP2C8Q208C8N:Устройство ALTERA Cyclone II FPGA с функциями: Рабочая частота:50 МГц Рабочее напряжение:1,15 в ~ 3,465 в Посылка:QFP208 I/Os:138 LEs:8K RAM:165кб PLLs:2. Отладка/программирование:Поддержка jtag AMS1117-3.3,3,3 В регулятор напряжения AMS1117-1.2,Регулятор напряжения 1,2 В EPCS16,Встроенная последовательная флэш-память, для хранения кода Индикатор питания Светодиоды Кнопка сброса Кнопка nCONFIG:Для повторной настройки чипа FPGA, эквивалент перезарядки питания 50 м активный кристаллический осциллятор Интерфейс JTAG:Для отладки/программирования Расширитель FPGA pins,VCC, GND и все порты ввода/вывода доступны на разъемах расширения для дальнейшего расширения

---

Фотографии

---

Примечание:
CoreEP2C8 предоставляет интерфейс отладки JTAG, но не интегрирует любую функцию отладки, требуется отладчик.
Материнская плата и программист/отладчик на фотографиях не включены в цену.

---

Интерфейс JTAG

На рисунке ниже показана надпись JTAG

Рис. 1.Надпись JTAG

---

Ресурсы для развития Сопутствующее программное обеспечение (Quaters II, NIOS II и т. Д.) Демонстрационный код (Verilog, VHDL, NIOS II C) Схема (PDF) FPGA разработка документов

Вики:Www.wav eshare.com/wiki/CoreEP2C8

 

Посылка

Вес:0,044 кг

Посылка содержит Основная плата CoreEP2C8 x 1 1.